



(11) Publication number:

63224344 A

Generated Document.

PATENT ABSTRACTS OF JAPAN

(21) Application number: 62058112

(51) Intl. Cl.: H01L 21/92 H01L 21/288

(22) Application date: 13.03.87

(30) Priority:

(43) Date of application publication:

19.09.88

(84) Designated contracting states:

(71) Applicant: TOSHIBA CORP

(72) Inventor: ENDO TAKAYUKI EZAWA HIROKAZU

(74) Representative:

(54) MANUFACTURE OF SEMICONDUCTOR DEVICE


(57) Abstract:

PURPOSE: To suppress an internal stress between metal layers near a bump and to improve a strength between the bump and a base metal by heat treating a semiconductor substrate in which a metal bump electrode has been precipitated at a low temperature and forming an alloy layer between first and second metal layers.

CONSTITUTION: In the manufacture of a semiconductor device for forming bumps 18 on an electrode pad 12 as signal input/output electrodes of a semiconductor element, an Zr layer 14 is formed, for example, by a sputtering method on the pad 12, a metal layer 16 of any of Ti, V, Cr, Mn, Co, Ni, Fe and Cu for forming the alloy layer with the layer 14 is formed thereon, and heat treated at a low temperature to generate an alloy layer 19 between the layer 14 and the layer 16 formed on the layer 14. Thus, the strengths of a base metal and the bumps 18 are improved, the

MAY 14 2002 C 2800 MAIL ROOM hardness of the bumps 18 is reduced by a low temperature heat treatment to improve the bondability of the lead electrode to the bumps 18, the internal stresses among the metal layers 12, 14, 16, 18, 19 are alleviated to suppress the crack of a passivation film.

COPYRIGHT: (C)1988,JPO&Japio



⑩日本国特許庁(JP)

⑩特許出願公開

@ 公 開 特 許 公 報 (A)

昭63-224344

⑤Int Cl.⁴

>

識別記号

庁内整理番号

匈公開 昭和63年(1988) 9月19日

H 01 L 21/92 21/288 F-6708-5F E-7638-5F

審査請求 未請求 発明の数 1 (全4頁)

図発明の名称 半導体装置の製造方法

②特 願 昭62-58112

塑出 題 昭62(1987)3月13日

②発明者 遠藤 隆之

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合

研究所内

迎発 明 者 江 澤 弘 和

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合

研究所内

切出 顋 人 株式会社東芝

神奈川県川崎市幸区堀川町72番地

②代 理 人 弁理士 鈴江 武彦 夕

外2名

明細 無

1. 発明の名称

半導体装置の製造方法

2. 特許請求の範囲

(1) 半導体集子の債券入出用電極として、パン プと称する金属突起電極を電極ペッド上に形成す る半導体装置の製造方法において、集積回路浆子 の形成された半導体基板上の電磁ペッド上部を含 む全面に、Zr層でなる第1会風層を形成する工程 と、前記第1金銭階上部に連続して第2金銭階を 金面に形成する工程と、前記第2金属層上のパン プ電極形成予定領域に開孔部を有する感光性絶殺 樹脂膜を被齎する工権と、メッキ法により前記説 孔部の前記第2金属層上にペンプ電極となる金属 を析出する工程と、前記パンプ金属析出後前記感 光性絶線樹脂膜を除去する工程と、前配金髯パン プ電医析出済みの半導体基板に低温熱処理を施し 前記第1.第2金銭展間にこれらの合金層を形成 する工程と、前記パンプ金属析出領域以外の前記 第2金減層、合金層、第1金萬層をエッチング除

去する工程とを具備したことを特徴とする半導体 装置の製造方法。

(2)前記第2金属が、Ti,V,Cr,Ma,Fe,Ce,Ni,Caのいずれかよりなる金属層であることを特徴とする特許請求の範囲第1項記載の半導体装置の製造方法。

3. 発明の詳細な説明

[発明の目的]

(産業上の利用分野)

本発明は半導体案子の信号入出力用電極として、ペンプと称する金属突起電極を電極ペッド上に形成する半導体装置の製造方法に関する。

(従来の技術)

で来の半導体装置のパンプ形成工機を第2図を用いて説明する。第2図(a) において、拡散済みの Si 茜板 I 上に SiO2 膜2が形成され、その上にAL 電磁パッド 3 が形成されている。AL 電極パッド 3 の上の部分を開孔した保護用の Si 3N4 膜 4 が 半導体素子上の全面に被模されている。まず、この茜板の全面に真空蒸療法により 1000~2000 Å 厚の

特開昭63-224344(2)

(発明が解決しようとする問題点)

上述した従来のパンプ電徳形成方法によれば、 メッキ折出時に残留する Ao パンプの内部応力 10^2 $\sim 10^5$ M/cm^2 のためのクラック発生、及び例えば AL 電極パッドとパッシベーション膜 (81_3N_4) 4の

ド上郎を含む全面に、 Zr 層でなる第 1 金異層を形 成する工程と、前記第1金異演上部に連続して第 2 金属層を全面に形成する工程と、前記第2 金属 層上のペンプ電磁形成予定領域に開孔部を有する 感光性絶縁樹脂膜を被着する工程と、メッキ法に より前記開孔部の前記第2金属層上にパンプ電極 となる金属を析出する工程と、前記パンプ金銭析 出後前記感光性絶疑樹脂膜を除去する工程と、前 記金属ペンプ電極析出済みの半導体基板に低温熱 処理を施し前記第1,第2金属層間にこれら合金 層を形成する工程と、前記パンプ金属析出領域以 外の前記第2金異層、合金層、第1金異層をエッ テング除去する工程とを具備したことを特徴とす る。すなわち本発明は、半導体素子の信号入出用 縄伍としてパンプを選伍パッド上に形成する半導 体技能の製造方法において、電極パッド上に例え はスペックリング法により Zr 層を形成し、 その上 にこれと合金順を形成する Ti,V,Cr,Mn,Co,Ni,Fo, Coのいずれかの金属層を例えばスパッタリング法 により形成し、低瘟熱処理を施すことによって、

熱彫張係数の途い(具体的には $AL\sim2\times10^{-6}/K$. $Si_3N_4\sim2.4\times10^{-6}/K$.)などによる半導体素子の動作時の温度上昇にかけるペッシベーション膜のクラック発生などがあり、ペンプ 電医形成によるワイヤレス実装の信頼性及び歩留り向上の低下を招いていた。

本発明は、熱処理によって生じるパンプは低ででの第1・第2金属層の合金層及びで用によってAuでは、またパンプと下地金属との拡散を抑え、またパンプの金属との間の強度をはなってでで、またパンプではといっては、またパンプではというではない。またパンプではできまた。またパンプではできない。またパンプではできない。またパッツでは極形成によるのとを目的とする。

(問題点を解決するための手段と作用)

2 F 層とこの上の金属層間に合金層を生じさせる。 このために下地金属とパンプの強度を向上させる と同時に、上配低温熱処理により、パンプの硬度 が低波してリード電極とパンプの接合性が向上し、 かつ金属層間の内部応力が緩和する。またパッシ ペーション膜のクラックの発生を抑制させること もできるようにしたものである。

(実施例)

特開昭63-224344(3)

HT孔部を含む全面にスペッタリング法により Zo 盾 1 4 を 1000 k 形成し、その上に Se.Ti.V,Cr. Ma,Co,Ni,Cuのうちのいずれかよりなる金属階16 を、同様にスペッタリング法により1000~形成 する。次に第1図(6)に示されるようにフォトレジ スト11を全面に被撲し、アルミニウム電極ペッ ド12上で Au ペンプを形成する 部分をホトリソグ ラフィ工母を経て開孔する。この後、第1図(c) K 示すよりな金パンプ18をメッキにより形成する。 次にレジスト」1を除去し、350℃で熱処理を行 なう。この低温熱処理により、Zr 溜 1 4 と金異層 16との界面で低温固相反応が起こり、合金層19 が形成される。つづいて少なくともアルミニウム はベイッド12上に残る程度に金属借16及び合 金暦 1 9 及び Z 1 層 1 4 を HF-H₂O 偶核などでエッチ ング除去し、第1四回の如く電極が形成される。

このように形成された電極は低温熱処理のために合金展19が形成されている。しかして上記低温熱処理のために金銭層(12,14,16,18,19等)間の内部応力を緩和し、同時にAuパンプ18の硬

イヤレス実装の信頼性の向上をはかることができ、 るものである。

4. 図面の簡単な説明

第1 図は本発明の一実施例の製造工程を示す 断面図、第2 図は従来装置の製造工程を示す断面 図である。


1 1 … 半導体基盤、 1 2 … A4電極、1 3 … シリコン気化級、 1 4 … Zr 層、1 6 … Se,Ti,V,Cr,Ma,Co,Ni,Cu 等の金銭層、19 … 無処理によって生じる合金。

出願人代理人 弁理士 鈴 江 武 彦

関がその再結晶により析出時(メッキ時)の 1/2 以下に低波するため、リード電優との接合性が向上する。又、動作時の素子の温度上昇による熱応力の不整合が(シリコン盤化膜13と金属層」 5 及び 2 r 層 1 4 の熱影張係数が近いために)少ないので、Au パンプ 1 8 の周辺部のパッシペーション膜のクラックの発生を抑制する。また金属層 1 9 は 合金層なので、パンプ 1 8 と下地金属との間の接合強度が向上するものである。


[発明の効果]

以上説明した如く本発明によれば、熱処理によって生じるペンプ電極下の第1,第2金與層の合金層及びZr層によってAuペンプと下地金與層間の合法を抑え、またペンプで大地金與層間の強力を抑え、またペンプとで使を低波させてプロをである。またペンプを向上させ、またペンプの存生をであるので、ペンプ電を形成によって発生を抑制させ、ペンプ電を形成によって発生を抑制させ、ペンプ電を形成によって発生を抑制させ、ペンプ電を形成によって表現の発生を抑制させ、ペンプ電を形成によって表現のようであるのの発生を抑制させ、ペンプ電を形成によるので、ペンプ電を形成によって表現の表現によって表現の表現を表現を表現します。



-197-

特開昭63-224344(4)



第 2 図